M E N U

Previous Doc Next Doc

First Hit

Generate Collection

L1: Entry 1 of 1

File: JPAB

Jun 8, 1988

PUB-NO: JP363136259A

DOCUMENT-IDENTIFIER: JP 63136259 A

TITLE: VECTOR PROCESSOR

PUBN-DATE: June 8, 1988

INVENTOR-INFORMATION:

NAME.

COUNTRY

Go to Doc#

TAKAHATA, MASAMI

AOKI, YUJI

ASSIGNEE~INFORMATION:

NAME.

COUNTRY

HITACHI LTD

HITACHI COMPUT ENG CORP LTD

APPL-NO: JP61281820

APPL-DATE: November 28, 1986

INT-CL (IPC): G06F 15/347; G06F 12/08; G06F 12/10

ABSTRACT:

PURPOSE: To perform conversion of addresses without deteriorating the throughput of memory access by arranging plural table reference requests into a single one and referring to the same entry of an address conversion table.

CONSTITUTION: The logical addresses a0~a3 which are calculated in parallel by address adders $5-0\sim5-3$ are set at registers $6-0\sim6-3$ with a synchronizing signal 19. The outputs of registers 6-0 and 6-2 are compared with the outputs of registers 6-1 and 6-3 by comparators 7-0 and 7-1. The comparison results 21-0(=0) and 21-1(=1) are delivered since $a0\neq a2$ and a1=a3 are satisfied. In case the element space value is smaller than 1/3 block size, the address selection signals 24-0 and 24-1 are set at 0 and 1 respectively. Thus addresses a0 and a3 are supplied to address conversion tables 9-0 and 9-1 respectively and physical addresses b0 and $b1\sim b3$ are obtained. The selection signals 13-0 is set at 0 in a table reference control circuit 10 together with selection signal 13-1-13-3 set at 1 respectively. Thus the addresses b0, $b1\sim b3$ received from each table are sent to a main memory control mechanism SCU via registers $16-0\sim 16-3$.

COPYRIGHT: (C) 1988, JPO&Japio

⑫ 公 開 特 許 公 報 (A) 昭63 - 136259

@Int_Cl_4

識別記号

庁内整理番号

母公開 昭和63年(1988)6月8日

G 86 F 15/347 12/08 12/10

A-8320-5B U - 7927 - 5B C - 7927 - 5B

審査請求 未請求 発明の数 1 (全6頁)

49発明の名称

ベクトル処理装置

頭 昭61-281820 ②特

砂出 頤 昭61(1986)11月28日

砂発 明 者 高 畑 īF. 美 神奈川県寮野市堀山下1番地 日立コンピュークエンジニ

アリング株式会社内

雄 ⑦発 明 者

神奈川県秦野市堀山下1番地 株式会社日立製作所神奈川

工場内

株式会社日立製作所 の出 顔 人 砚出

東京都千代田区神田駿河台4丁目6番地

日立コンピューダエン 神奈川県寮野市堀山下1番地

ジニアリング株式会社

砂代 理 人 弁理士 小川 勝男 外1名

1. 発明の名称

ベクトル処理装置

2. 特許請求の範囲

(1) 要審並列制御方式をとるペクトル処理装置に おいて、複数要素の論理アドレスを並列に計算 する複数のアドレス計算手段と、アドレス計算 の結果得られる論理アドレスを物理アドレスに 変換する前記アドレス計算手段と異なる個数の 複数のアドレス変換手段と、前記複数のアドレ ス計算手段から送出される論理アドレス列を相 互に比較し、該論理アドレス列が前期アドレス 空間の局所空間に属するとき、複数の論典アド レス列から1個のアドレス変換リクエストを生 成する制御手段と、前記複数のアドレス計算手 敗から送出される論理アドレスがおのおの異な る局所犯問に属するとき、アドレス列生成ピッ チをアドレス変換ピッチに一致するように滅少 せしめる制御手段を其償していることを特徴と するベクトル処理装買。

3. 発明の詳細な説明

〔商業上の利用分野〕

本発明はベクトル処理装置に係り、特に要素並 列制御方式のベクトル処理装置におけるアドレス 変換機構に関する。

「従来の技術」

大規模の科学技術計算に使用されるペクトル処 **越装置は大容量の主記憶と高い浪算スループット** とを特徴とするが、主記憶へのアクセスについて はアドレス計算結果をそのまゝ使用する実アドレ ス方式であるために多点プログラミング環境下に おける主記憶の利用効率は十分ではなかった。

從来、ベクトル処理装置におけるユーザ・ジョ ーブの動的再配置については、城底レジスタによ るアドレス修飾によってロード・モジュール内の アドレスの再計算を実行時に行う方式があるが (リャード・M・ラッセル:CRAY-1コンピ ュータ・システム、日軽マグロウヒル、P、29 0~292、1982)、ページングを可能とす るような動的アドレス変換機構による仮想記位方

式には至っていない。

「毎冊が解決しようとする問題点」

本発明の目的は、 要素放列制御方式のベクトル 処理装買において、 主記憶上に等間隔に配置され るベクトル・データのアクセスについて、 並列妥 素数に依存しないハードウェア量にて放少限のス ルーブット低下でアドレス変換を処理する動的ア

を変化させるリクエスト・ピッチ制御回路とを設ける。

(作用)

リクエスト・ピッチ 割卸回路 はベクトル・データの要素間隔値をプロック・サイズと比較し、上

ドレス変換機構を有するベクトル処理装置を提供 することにある。

[問題点を解決するための手段]

、本発明は、先頭要素アドレスと要素間隔値とに よって記述されるベクトル・データの複数の必素 の論理アドレスを並列に計算するアドレス加算器 と、アドレス計算の結果係られる論典アドレスを 主記憶上のアドレス付けに用いられる物理アドレ スに変換する最近2個のアドレス変換テーブルと、 並列に計算された複数の論理アドレスを比較し、 比較精規に持づいて複数のテーブル参別要求を1 餬にまとめ、アドレス変換テーブルに入力し、 複 数の物理アドレスを闽時に生成するテーブル参照 制御回路と、アドレス変換の結果得られる複数の 物理アドレスの阐期を取り、主記憶制御機構に対 してフェッチ、ストア等のアクセス要求を発行す るメモリ・リクエスト制御回路と、ベクトル・デ - タのダ滑間隔値をブロック・サイズと比較し、 テーブル参照要求を圧縮できない場合を検出し、 アドレス計算、メモリ・リクエスト発行のピッチ

記テーブル参照要求の圧縮の可否を判定する。故 列製書数がM個、アドレス変換テーブルがN個の 掛合(M>N)には、関値はブロック・サイズの (N-1)/(M-1)である。 製薬間隔値が該 闘儀より小さい場合には同一要素並列におけるテ ーブル参照要求は高々N個に圧縮され、アドレス 計算と同じピッチでアドレス変換を実行可能であ る。要素問稿低が関係より大きい場合には関一部 兼並列におけるテーブル参照要求はN+1個から **最大M個となる。この場合にはアドレス変換をア** ドレス計算と同じピッチで実行するのは不可能で ある。したがって、アドレス計算のピッチを務し、 アドレス変換のピッチに合せる。リクエスト・ピ **ツチ制御回路は上記の2つの場合を識別し、アド** レス加算機、テーブル参照制御回路、メモリ・リ クエスト制御回路の動作ピッチを設定する。

テーブル参照制御回路は、アドレス計算によって同時に得られる複数の論理アドレスを選択し、 アドレス変換テーブルを参照し、物理アドレスを 生成する処理を制御する。複数のテーブル参照要 求を 1 値にまとめることが可能である場合には論 理アドレスを比較し、アドレスの一致する阿一ブ ロックに属する参照要求を1個としてアドレス変 換テーブルに入力し、対応する物理アドレスを将 る。同一要素並列に計算されたすべての要素が向 ーのブロックに属する場合にはアドレス変換テー ブルに対応する 1 個のエントリを参照すればよい。 関一要素並列に計算された前半の要素と後半の要 祟とが別々の2個のブロックに属する場合には2 餌のアドレス変換テーブルにて各々のエントリを 参照すればよい、各要素とブロックとの対応付け は論理アドレスの一致によってなされ、対応付け に従って物理アドレスが生成される。複数のテー ブル参照要求を1個にまとめることが不可能な場 合には、同一要素並列にアドレス計算された複数 の要素のアドレス変換を(並列製業数)/2マシ ン・サイクルかけて運次的に実行する。各襲業の テーブル参風は定められた順序に従って実行され る。すべての要素についてテーブル参照が完了す ると、岡期がとられ、メモリ・リクエストの発行

が可能となる。

〔爽遊例〕

以下、本発明の一実施例について図面により説明する。

第1回は本発明を適用した要素並列制御方式の ベクトル処理装置の一実施例で、特にアドレス計 算に関係する部分の構成例を示したものである。 第1回において、1はベクトル・データの先頭要 淵を保持するアドレス・レジスタ (V A R)、 2 は婆索間隔阂を保持するインクリメント・レジス タ (VIR)、 3 は要素間脳質をデコードするデ コーダである。4はデコーダ3のデコード結果を 受けて、アドレス計算、メモリ・リクエスト発行 のピッチを変化させるリクエスト・ピッチ制御回 路である。5はVAR1とVIR2の内容を入力 として論理アドレスを計算するアドレス加算器で. こゝでは5 - 0 ~ 5 - 3 の4 餌からなるとしてい る。6-0~6-3は各アドレス加算器5-0~ 5-3に対応して設けたレジスタである。7は2 個の論理アドレスを比較するコンパレータで、こ

* では 7 - 0 と 7 - 1 の 2 個 からならと 8 - 1 はそれでれ一つの角選アドレスを物型ですると 2 である。 9 は論理アドレスを物理アドレスを変換する。 9 は 2 である。 1 0 はアドレス 変換 2 ー 3 位 2 ー 0 と 9 ー 1 の 2 である。 1 2 ー 0 ~ 1 を 3 は と 1 0 ~ 1 1 ー 3 および 1 6 ー 0 ~ 1 6 ー 3 は レジスタである。 1 5 は 主記 は 2 で 4 に対して 2 ・ 9 で ある。 1 5 は 主記 は 優に対して 3 に 1 5 は ア 4 の 7 の 7 の 7 の 8 で 8 行するメモリ・リクエスト 制御 回路である。 4 を 6 行するメモリ・リクエスト 制御 回路である。

本実施例において、アドレス計算は4要素/1マシン・サイクルで処理される。アドレス変換テーブル参照は2要素/1マシン・サイクルで処理される。ベクトル・データの要素間隔板がプロック・サイズの1/3より小さい場合には、周一要 並列に計算された複数の論頭アドレスの中に同一ブロックに属するものがあるので、実質的にテーブル参照を必要とするのは高々2要素である。

この場合には、アドレス計算、テーブル参照、メモリ・リクエスト発行を1マシン・サイクル・ピットで処理可能である。そうでない場合には2マシン・サイクル・ピッチで処理しなければならない。

上記条件はブロック・サイズを 4 K = 4 0 9 6 パイトとしたとき 3 × (要素間隔價) < 4 0 9 6 として扱わされる。すなわち、要素間隔價の間頃は 1 3 6 6 である。正確には要素の額及の整数倍でなければならないから、4 パイト・データの場合 1 3 6 0 である。

デコーダ3 は V I R 2 の 値をデコードし、リクエスト・ピッチ 制御回路 4 に送る。リクエスト・ピッチ 制御回路 4 に送る。リクエスト・ピッチ 制御回路 4 は 膜デコード 結果と 部長によって異なる 関値とから動作ピッチを定める。 すなわち、1 マシン・サイクル・ピッチ 動作の 場合は でし、2 マシン・サイクル・ピッチの 場合は "1"とする。 減モード 信号 2 と 同 期 化 値 号 1 9 と によって アドレス 加 算 数 5

におけるアドレス計算、メモリ・リクエスト制御 回路15におけるメモリ・リクエスト発行のピッチを変える。テーブル参照制御回路10は別の関 類化信号23によって制御される。

はじめ第1回、第2回によって1マシン・サイ クル・ピッチのアドレス変換テーブル谷服動作を 説明する。第2回はアドレス変換テーブル9の谷 照ルールを示すものである。. 要楽間隔値がプロ ック・サイズの1/3より小さい場合には、同一 要素並列に計算された複数の論理アドレスは最大 2個のブロックに分布する。このときブロックを クロスする契索位置によって、第2図の左右の様 に4つに場合分けされる。場合の歳別は4 癸穀の 論理アドレスを 2 要素毎に比較することによって 行う。比較の対となるのは 0 帯と 2 番、 1 番と 3 様である。論理アドレスは萎素番号順に単調に増 加または減少するので、該組み合せによりブロッ クをクロスする要素位置を正確に認識することが 可能となる。またアドレス変換テーブルを参照す る始期アドレスとしては0番と3番を遊べばよい。 0 帯は異なる2個のブロックの前半の論理アドレスを代表し、3番は後半の論理アドレスを代表するからである。

今、阿一要素効例に計算される論頭アドレスを a。, a」, a。, a。. 対応する物理アドレスをb a, bı, bı, bıとし、a.とa.との間でブロッ クをクロスするものとする。アドレス加算機5~ 0~5~3によって並列に計算された論珠アドレ スa。~a。は、リクエスト・ピッチ制御回路4が 発生する周期信号19によってレジスタ6-0~ 6-1に毎サイクルセットされる。レジスタ6-0と6-2の出力はパス20-0,20-2を介 しアドレス・コンパレータ7-0に入力される。 第2図よりa。キョ。であるから比較結果21-0 は"0"となる。レジスタ6ー1と6ー3の出力 はパス20-1,20-3を介しアドレス・コン パレータ7-1に入力される。阿様にa,=a,で あるから比較結果21~1は"1"となる。また、 奨素間隔値がブロック・サイズの1/3より小さ い場合、アドレス・セレクト借サ24-0は"0"

であり、論理アドレス a。がレジスタ6 - 0 からアドレス・セレレタ8 - 0 を介しアドレス変換テーブル9 - 0 に入力される。アドレス・セレクト信号24 - 1 は "1"であり、論理アドレス a。がレジスタ6 - 3 からアドレス・セレクタ8 - 1を介しアドレス変換テーブル9 - 1 に入力される。この結果、論理アドレス a。が変換されて物理アドレス b。が、論理アドレス a。が変換されて物理アドレス b。が、論理アドレス a。が変換されて物理アドレス b。が、論理アドレス a。が変換されて物理アドレス b。かそれぞれ得られる。

テーブル参照制御回路10において、アドレス比較結果21-0。21-1からセレクト信号13-0~13-3が生成され、アドレス変換テーブル参照結果の選択の制御に用いられる。今の場合、第2四より、セレクト信号13-0は"0"、13-1~13-3は"1"である。従って、アドレス変換テーブル9-0の参照結果も。はパス27-0からセレクタ12-0を介しレジスタ11-1の参照結果 b、~ b、はパス27-1からセレクタ12-1の参照結果 b、~ b、はパス27-1からセレクタ12-1

~ 11-3にセットされる。レジスタ11-0~ 11-3はセット信号14-0~14-3によって毎サイクルセットされる。レジスタ11-0~ 11-3に得られた物理アドレスb。~ b。はレジスタ16-0~16-3に転送され、メモリ・レクエスト制御回路15の制御の下に主記憶制御機構(SCU)に対して送出される。

第3 図は以上の動作のタイム・チャートを示し たものである。

て1個のアドレス変換テーブルをくゝり付けとする。2マシン・サイクルの内、前半では偽敗番のアドレス加算機の出力を入力し、後半では奇敗番のアドレス加算機の出力を入力する。両方のアドレス変換完了後、周期を取ってメモリ・リクエストを発行する。

今、 周一要素が列に計算される論理アドレスを a。~ a。、対応するアドレスを b。~ b。とする。 アドレス加算器 5 ー 0 ~ 5 ー 3 の出力として同時にれる a。~ a。は、セット信号 1 9 によって、たいののでは、セットは 2 マン・サイクル 4 に行われる。 た 次 0 と 4 ー 0 ル 0 に 2 年 ロットは 2 マン・サイクル 6 日 2 4 ー 0 ル 0 と 4 ー 1 は " 0" と な f し て アドレス 変換 テーブル 9 ー 0 に入力され、 a。がレジスタ 6 ー 2 から セレクタ 8 ー 1 を f し て アドレス 変換 テーブル 9 ー 1 を f し て アドレス 変換 テーブル 9 ー 1 を f し て アドレス 変換 テーブル 9 ー 1 に 入力される。 次 の 2 サイクル の 後 半 で は し クタ 8 ー 1 を f し で 2 4 ー 1 は " 1" と な f し て アドレス 9 8 ー 0 を f し て アドレク 9 8 ー 0 を f し て ア

ドレス変換テーブル9-0に入力され、a,がレ ジスタ6-3からセレクタ8-1を介してアドレ ス変換テーブル9-1に入力される.1サイクル となり、 b。がパス27-0からセレクタ12-Oを介しレジスタ11-0にセットされ、b。が、 パス27-1からセレクタ12-2を介しレジス タ11-2にセットされる。さらに1サイクル経 過後、セレクト信号13-0.13-1が"1" となり、 b, がパス27-1からセレクタ12-1を介しレジスタ11~1にセットされ、b,が パス27-3からセレクタ12-3を介しレジス タ11-3にセットされる。レジスタ11-0, 11-2へのセットとレジスタ11-1.11-3へのセットはセット信号14-0~14-3に よって排他的に成される.

物理アドレスのレジスタ11-0~11-3へのセットは、偽敷香の製業と奇敷番の製業とで1マシン・サイクルの位相差を生じる。そこで、奇数番の要素のアドレス変換の完了時にセット信号

25によって同時にレジスタ16-0~16-3 にセットし、何期を取る様にする。何期化後、メモリ・リクエスト制御回路15の制御の下にメモリ・リクエストがSCUに対して発行される。

第4回は以上の動作のタイム・チャートを示し たものである。

本実施例によれば、高々2個のアドレス変換テーブルによって、要者間隔値の小さなベクトル・データのアクセスにおけるアドレス変換をスループットの低下なく処理可能となる。

(発明の効果)

本規明によれば、要素並列制御方式のベクトル処理複雑において、並列緊和数に依存しない個数のアドレス変換テーブルによって、動的アドレス変換を効率良く実行できる。特に主記憶上に等間隔に配置されるベクトル・データの要素間隔がプロック・サイズに比較して小さい場合に、メモリ・アクセスのスループットの低下なくアドレス変換を実行できる。

第1図は本発明による要素並列制御方式のベクトル処理装置の一実施例のブロック図、第2図はアドレス変換テーブルの参照ルールを示す図、第3因及び第4図はアドレス参照テーブルの参照動作のタイム・チャートである。

- 1…アドレス・レジスタ、・
- 2…インクリメント・レジスタ、
- 4 … リクエスト・ピッチ制御回路、
- 5 … アドレス加算器、
- 7…アドレス・コンパレータ、
- 8…アドレス・セレクタ、
- 9…アドレス変換テーブル、
- 10…テーブル参照制御回路、
- 15…メモリ・リクエスト斜御回路。

代现人弁理士 小川 静 男



